各ベンダーは処理負荷を軽減する施策を実装

フラッシュメモリの寿命を縮める「P/Eサイクル」増加問題　対処法はあるのか？（1/2 ページ）

データの書き込みや消去といった単純な処理でさえも、NAND型フラッシュメモリの消耗を加速させる一因になる。だが対策はある。

　NAND型フラッシュメモリはデータを書き込む際に、まず既存のデータを消去する必要がある。この一連のプロセス「P/Eサイクル」を処理できる回数には限界があり、それを超えると障害を起こす。その数値は「耐久性」と形容されることもあり、NAND型フラッシュメモリの寿命と直接的に関係がある。ベンダー各社はNAND型フラッシュメモリそのものに加え、それを搭載したフラッシュドライブ（フラッシュストレージ）の寿命を最大限に伸ばすため、P/Eサイクルを減らしたり負荷分散をしたりする技術を実装し、劣化が早まる事態を防いでいる。

　業務用のフラッシュドライブは一般的に、データの読み書きを制御するメモリコントローラー、外部接続用のストレージインタフェース、メインメモリ、複数のNAND型フラッシュメモリなどのコンポーネント（部品）で構成される。実際のデータはNAND型フラッシュメモリに保存する。NAND型フラッシュメモリは、データ保存に利用するメモリセル（データを記録するメモリ素子）を階層構造にして実装。複数のメモリセルを「ページ」、複数のページを「ブロック」、複数のブロックを「プレーン」としてまとめている。

P/Eサイクルの増加がフラッシュメモリの劣化を早める理由

　NAND型フラッシュメモリはシリコン基板（以下、基板）の上に「トンネル酸化膜」、その上に「浮遊ゲート」（フローティングゲート）、「絶縁膜」といった構造になっている。

　データは各メモリセルに電荷（物体が帯びている電気量）として保存される。ほとんどのNAND型フラッシュメモリは“水槽”の役割を担う浮遊ゲートに、電荷のもととなる電子を蓄えている。メモリセルごとに1つの浮遊ゲートがある。浮遊ゲートが電子を蓄えると荷電、つまりデータを書き込んだと見なす。そうでなければ非荷電、すなわち消去と見なす。

　1つのメモリセルで1bitを保持できるシングルレベルセル（SLC）のNAND型フラッシュメモリは、浮遊ゲートの電荷に応じて、メモリセルの値を0または1として記録する。1つのメモリセルで保持できるデータが2bitのマルチレベルセル（MLC）や3bitのトリプルレベルセル（TLC）では、メモリセルが取り得る値の種類が増えるが、大まかな仕組みは変わらない。

　トンネル酸化膜は通常、メモリセルの内外に電子を出し入れする基板から、浮遊ゲートを切り離す（絶縁する）。極めて薄いので、基板に電圧をかけると電子がトンネル酸化膜を透過する。書き込み操作の間は、電子がトンネル酸化膜を通過して浮遊ゲートへ到達する。消去の操作では、電子が浮遊ゲートから排出される。

　以上はメモリセルを非常に単純化した説明だが、重要なコンセプトを指し示している。全ての書き込みと消去の操作では、基板を通して電圧をかけ、電子にトンネル酸化膜を透過させる。そうした操作をするたび、トンネル酸化膜はわずかに劣化する。P/Eサイクルの数が多いほど、メモリセルに対するダメージは大きくなる。

　トンネル酸化膜が劣化すれば、電子が浮遊ゲートから漏れ出しやすくなり、浮遊ゲートの実際の状態を検知するのが難しくなる。NAND型フラッシュメモリが持つ誤り検出や誤り訂正の仕組みを通じて、当面の間はそうした問題を緩和できるが、いずれそのメモリセルは読み書き不可能になる。こうした問題は、MLCやTLCのNAND型フラッシュメモリのように、メモリセルに詰め込むビット数が増えるほど悪化する。NAND型フラッシュメモリで処理できるP/Eサイクルの数に限りがあるのは、こうした挙動が原因だ。

NAND型フラッシュメモリのライトアンプリフィケーション

　このようにP/Eサイクルは、NAND型フラッシュメモリの寿命に重要な影響を及ぼす。P/Eサイクルを最低限に抑え、全メモリセルを横断してワークロード（読み書きの処理）を分散させることが、NAND型フラッシュメモリ、ひいてはフラッシュドライブの寿命を最大限に伸ばすための基本的なアプローチになる。だがNAND型フラッシュメモリにはもう1つ、「ライトアンプリフィケーション」（書き込み増幅）という重大な課題がある。

この記事の著者

関連記事

• 

  NANDフラッシュメモリ基礎編：SLC、MLC、TLC NANDは何が違うのか

• 

  「NOR型」と「NAND型」の違いとは？　フラッシュメモリの2大選択肢を比較