ムーアの法則により、半導体チップのトランジスタの数は1～2年おきに倍増し、1ビット当たりのサイズは毎年平均30％ずつ小さくなっている。その結果、コスト削減が進み、こうしたチップの利用範囲が広がっている。このような30％の削減はプロセスの「縮小」と呼ばれ、サイズやコストが絶えず削減する現象は「スケーリング」と呼ばれている。

　大半の半導体は今後も縮小が続く可能性がある。だが、フラッシュメモリには問題がある。フラッシュでは、複数のビットが電子として「フローティングゲート」に蓄積される。そのため、フローティングゲートが保持できる電子の数はトランジスタのサイズに比例する。15ナノメートルのプロセス形状では、0と1の違いは数十個の電子にすぎない。デジタルチップ内のノイズの中で、この「数十個の電子」の違いを検出するのは極めて難しい。メーカーがいつもしているようにトランジスタのサイズをさらに30％削減すると、電子の数は検出可能なレベルを下回るだろう。

　半導体市場は、継続的なコスト削減への期待が根底にある。フラッシュ価格の下落は恐らく急には止まらない。だが、プレーナ（平面）型NANDのスケーリングが厳しい限界に直面している中で、コストの削減を続けるためには何ができるのだろう。

救いとなる3D NAND

　2006年、東芝が優れた解決策を発表した。チップの表面に載せるトランジスタ数を減らし続けるのではなく、垂直構造にし、塔の壁面に沿ってトランジスタを積み上げるという考え方だ。都会のオフィスビルの壁面にある縦型の庭園をイメージしてほしい。十分な土地がないのならビルの壁に庭を造ろうという考えだ。

　東芝はこの手法を用いて、トランジスタのスケーリングができなくても、チップ上のトランジスタ数を増やすことでフラッシュビットのコストを引き続きスケーリングする計画をした。この手法は「BiCS」（Bit Cost Scaling）と命名され、「3D NAND」フラッシュの基礎になった。

　BiCSは引き続きコストを削減できるだけでなく、NANDフラッシュの利用を続ける支えにもなった。それは、3D NANDとプレーナ型NANDは類似点が多く、ほとんど設計をやり直さなくても交換ができるためだ。利用者が3D NANDとプレーナ型NANDの2種類のUSBフラッシュドライブを所持していても、その違いには気付かないだろう。この点は、他の新規メモリテクノロジーを上回るメリットになる。

　業界はこの東芝の手法を採用した。BiCSでは、半導体の積層に均一に空けた穴を貫く形でビット列が作られる。ちょうどタワーマンションのような縦に長い構造で、部屋に当たる部分がメモリセルになるイメージだ。問題は、ビットの垂直の塔をどこまで高くできるかだ。だが、それは明らかになっていない。

　東芝が初めてBiCSを開発したとき、列のビット数はチップ内の積層の数と、列の作成に使用する穴の幅と深さに制限されると考えられた。ベンダーは素材の層の内部をコーティングしなければならないため、この穴を約20ナノメートルよりも小さくできない。つまり、これら同心円の各層の厚さには最小制限がある。一方、深さは垂直方向の積層の数に比例する。これらの各層にも最低の厚さがある。こうした制限により、穴のアスペクト比（深さを直径で除算した値）はフラッシュ内の積層の数で決まる。

　アスペクト比40対1は製造が難しく、60対1になると難易度が桁外れに高くなる。だが、積層数が増えるほど、高いアスペクト比が必要になる。このことが、3D NANDが第3世代（約100階層）になるのを制限し、新しいテクノロジーとしては支持されないように思えた。

　だが、半導体の研究者は驚くほど革新的な集団で、積層数を大幅に増やす「ストリングスタック」という新たな考え方を考案した。ストリングスタックでは、一定の積層数の3D NANDフラッシュを作成し、それを上に重ねて一連の階層にする。新たな層を重ねるたびに、新しい穴を形成する。ただし、この穴は少数の層を貫くようにエッチングされるため、アスペクト比は適度に保たれる。例えば半導体製造企業のMicron Technologyが製造する64層型3D NANDでは、64層を貫く1つの穴をエッチングするのではなく、32層を2回に分けてエッチングしている。これは、アスペクト比30対1の穴2つと、アスペクト比60対1の穴1つの違いになる。

　何回層を積み重ねると限界に達するかは分からない。500層が限界ではないかという予測が有力だが、明確にはなっていない。半導体の世界では、共通認識が覆ることがよくあるためだ。

　現状の64層チップはテラビット（1Tbitは約128Gbit）という高密度で提供されている。そう考えると500層のチップなら約10倍のデータを格納できる可能性がある。仮に500層のTBチップが作られたとしても、現状の64層128GBチップよりも大きくなることはないだろう。

　ストリングスタックが示す真の意味は、3D NANDが今後も長期にわたって利用される可能性があるということだ。