IBM「夢の半導体チップ」がかなえる“冷却不要メインフレーム”の衝撃：「ムーアの法則」の限界突破に望み【後編】

チップにより多くのトランジスタを搭載するため、半導体ベンダーは技術開発を続けている。Intelが微細化の設計を表明する一方で、IBMはある特性を改善できる可能性のあるチップを発表した。

[Ed Scannell，TechTarget]

　IBMはトランジスタを垂直に積み重ねる構造のチップ（半導体集積回路）を開発した。これはチップの技術革新における新しいアプローチだと言える。半導体業界はさらなるスケーリング（微細化）に向けて手を緩めていない。Intelと半導体受託製造大手のTSMC（Taiwan Semiconductor Manufacturing Company）は、2023年から2024年にチップの新設計を発表する。

　どれだけのトランジスタをチップに搭載できるか――IntelもIBMもこの点で目指す方向は同じだ。ただし両社の手法は異なる。IBMの新チップにはある特性において期待がかかる。

メインフレームさえも“冷却不要”に？　IBM新チップの衝撃

併せて読みたいお薦め記事

連載：「ムーアの法則」の限界突破に望み

• “1週間無充電で動くスマホ”も実現？　IBMが開発した「夢の半導体チップ」とは

IBMの半導体チップ開発の動向

• IBMが開発した「2ナノ」半導体チップとは　サーバの処理性能を高速化
• IBMはなぜ「2ナノ」半導体チップを開発したのか？

　Intelはチップにより多くのトランジスタを搭載するための技術開発に多額の費用を投じている。より多くのトランジスタを搭載するという狙いはIBMと同じだが、そのための手法は異なる。Intelの研究者によれば、同社は隣り合うダイ（回路を組み込んだ半導体）の電極をつなぎ合わせる「ハイブリッドボンディング」を重視している。この手法はインターコネクト（チップの伝送路）の密度を10倍以上にできる可能性を持つという。

　2021年7月開催のオンラインイベント「Intel Accelerated」で、Intelはバンプ（突起電極）同士の間隔を10マイクロ以下にすることが可能な技術「Foveros Direct」の導入計画を明らかにした。同社はこの技術により、ダイを3次元（3D）で積層するためのインターコネクトの密度が、1桁向上すると見込む。

　チップの技術開発において、IBMはIntelの競合になる。IBMが新たに開発したチップ技術も、より多くのトランジスタを搭載することが狙いだ。同社はこの技術がチップのスケーリング（微細化）を加速させ、デバイスの新設計を誕生させる可能性があると期待している。この新チップの発売は2024年になる見込みだ。将来的には、同社のサーバ「IBM Power Systems」やメインフレーム「IBM Z」も同チップを搭載する可能性がある。

　IBMのパートナーはSamsung Electronicsだ。同社はIBMが今回発表したチップを共同開発した他、IBMが2021年に発表したプロセッサ「IBM Telum」や、IBMのサーバ「IBM Power 10」が搭載する7ナノプロセスのチップ製造を担う。

　コンサルティング会社Communications Network Architectsのプレジデント、フランク・ズベック氏は、IBMの新チップはさまざまな分野で活用可能だと評価する。IBM Power Systemsやメインフレームに搭載できることに加え、「消費者市場向けのデバイスベンダーにライセンス供与する可能性もある」とズベック氏は言う。

　IBMの新チップは微細化の既存技術を改良しただけのものではないという。「トランジスタを垂直に積み重ねる点が既存技術とは異なる」とズベック氏は解説する。電流を上下に流す設計によってエネルギー消費量が格段に減り、IBMの水冷式メインフレームを水冷する必要がなくなる可能性さえあると同氏は語る。

TechTarget発　先取りITトレンド

米国TechTargetの豊富な記事の中から、最新技術解説や注目分野の製品比較、海外企業のIT製品導入事例などを厳選してお届けします。